CD-Pro2 升級方案

DIY 電子電路技術相關討論專區。

版主: Jeff, Korping_Chang

CD-Pro2 升級方案

文章狩野 發表於 週二 2月 15, 2005 7:47 pm

以下淺見 , 提供參考架構 , 每一種我都會 TEST 無誤且聲音有超水準表現時會公佈給此處網友 diy 自製 , 我想這樣才是負責任的 diy 態度 , 也才是真正追求的 "音響魂" 的表現.

要升級CD PRO2有幾種方法:

A.架構為:CD PRO2 I2S->FIFO->DIT4192或CS8406-> 多工器->RCA/BNC/平衡/光纖數位輸出

B.架構為:CD PRO2 SPDIF->FIFO-> 多工器->RCA/BNC/平衡/光纖數位輸出

不過我認為這樣升級的意義不大(個人意見),提升的效果也是不會顯著的.


我想的是徹底的升級,架構為:

(A) .CS8406工作在硬模式:

CD PRO2 I2S->FIFO->CS8421->CS8406->
CD PRO2 SPDIF->
多工器->RCA/BNC/平衡/光纖數位輸出

(B) .CS8406工作在軟體模式:

CD PRO2 I2S->FIFO->CS8421->CS8406->
CD PRO2 SPDIF->
多工器->RCA/BNC/平衡/光纖數位輸出

這二種結構的輸出都可以相容48/96/192kHz的解碼器.

(C). CS8406工作在硬模式或軟體模式:

CD PRO2 I2S
CD PRO2 SPDIF-> CS8416
多工器->FIFO->CS8421->CS8406-> 多工器->RCA/BNC/平衡/光纖數位輸出

這種結構的輸出只能用192kHz的解碼器.

(D).CD PRO2 I2S->FIFO->CS8421->FIFO->PCM1794->LPF+升壓變壓器輸出類比信號(RCA/平衡)
低噪音線性並聯穩壓電源
高精度超低抖動時鐘源(0.05ppm)

(E).CD PRO2 I2S->FIFO->CS8421->FIFO->PCM1794->LPF+真空管+變壓器輸出類比信號(RCA/平衡)
低噪音線性並聯穩壓電源
高精度超低抖動時鐘源(0.05ppm)

(F).CD PRO2 I2S->FIFO->CS8421->FIFO->PCM1794->LPF+電晶體橋式輸出類比信號(RCA/平衡)
低噪音線性並聯穩壓電源
高精度超低抖動時鐘源(0.05ppm)

(G)、(H)、(I) PCM1794可以二、四、八、十六片並聯起來使用

這幾種結構可以使CS8421、PCM1794工作在超頻狀態,採樣率可以提升到200kHz-250kHz。同時這個高精度超低抖動時鐘源可以為CD PRO2提供工作時鐘。我比較傾向於採用架構( D),只是將PCM1794二片或四片並聯起來使用。

以上是提供參考 , 不是在推銷東西 , 各位網友別誤會 !
狩野
SR40
SR40
 
文章: 0
註冊時間: 週五 2月 11, 2005 7:15 am
來自: 高雄

Re: CD-Pro2 升級方案

文章Erwin Tseng 發表於 週二 2月 15, 2005 9:14 pm

狩野 寫:以下淺見 , 提供參考架構 , 每一種我都會 TEST 無誤且聲音有超水準表現時會公佈給此處網友 diy 自製 , 我想這樣才是負責任的 diy 態度 , 也才是真正追求的 "音響魂" 的表現.

要升級CD PRO2有幾種方法:

A.架構為:CD PRO2 I2S->FIFO->DIT4192或CS8406-> 多工器->RCA/BNC/平衡/光纖數位輸出

B.架構為:CD PRO2 SPDIF->FIFO-> 多工器->RCA/BNC/平衡/光纖數位輸出


我以前在音響 EZ 通問過 Dream_Reader 前輩有關 de-jitter 線路的問題, 其回覆如下:

接收IC前加FIFO-->無效

數位接收IC 及 DAC 間加入 ASRC 和 TXCO-->有幫助

數位接收IC 及 DAC 間加入 FIFO 和 TXCO -->最佳

也就是說 spdif 加 FIFO 對 de-jitter 沒多大幫助......

竊以為若是把 cd-pro2 作為純轉盤的情況下, 個人比較傾向:
                             
______ WS  ___  ___  ___       ___  DO
|    |---->|8|->|F|->|8|       |多|->IU
|SAA |SDATA|4|  |I|  |4| SPDIF | |->GT
|7XXX|---->|2|->|F|->|0|------>|工|->IP
|    |BCLK |1|  |O|  |6|       | |->TU
|    |---->| |->| |->| |       |器|->AT
------     ---  ---  ---       ---  L
  ︿         ︿    ︿    ︿
  |      _______ | MCK|
  -<(除頻)-|CLOCK|>-->---
         -------

         
不過我認為這樣升級的意義不大(個人意見),提升的效果也是不會顯著的.

我想的是徹底的升級,架構為:

(A) .CS8406工作在硬模式:

CD PRO2 I2S->FIFO->CS8421->CS8406->
CD PRO2 SPDIF->
多工器->RCA/BNC/平衡/光纖數位輸出

(B) .CS8406工作在軟體模式:

CD PRO2 I2S->FIFO->CS8421->CS8406->
CD PRO2 SPDIF->
多工器->RCA/BNC/平衡/光纖數位輸出

這二種結構的輸出都可以相容48/96/192kHz的解碼器.

(C). CS8406工作在硬模式或軟體模式:

CD PRO2 I2S
CD PRO2 SPDIF-> CS8416
多工器->FIFO->CS8421->CS8406-> 多工器->RCA/BNC/平衡/光纖數位輸出

這種結構的輸出只能用192kHz的解碼器.

(D).CD PRO2 I2S->FIFO->CS8421->FIFO->PCM1794->LPF+升壓變壓器輸出類比信號(RCA/平衡)
低噪音線性並聯穩壓電源
高精度超低抖動時鐘源(0.05ppm)

(E).CD PRO2 I2S->FIFO->CS8421->FIFO->PCM1794->LPF+真空管+變壓器輸出類比信號(RCA/平衡)
低噪音線性並聯穩壓電源
高精度超低抖動時鐘源(0.05ppm)

(F).CD PRO2 I2S->FIFO->CS8421->FIFO->PCM1794->LPF+電晶體橋式輸出類比信號(RCA/平衡)
低噪音線性並聯穩壓電源
高精度超低抖動時鐘源(0.05ppm)

(G)、(H)、(I) PCM1794可以二、四、八、十六片並聯起來使用

這幾種結構可以使CS8421、PCM1794工作在超頻狀態,採樣率可以提升到200kHz-250kHz。同時這個高精度超低抖動時鐘源可以為CD PRO2提供工作時鐘。我比較傾向於採用架構( D),只是將PCM1794二片或四片並聯起來使用。

以上是提供參考 , 不是在推銷東西 , 各位網友別誤會 !
最後由 Erwin Tseng 於 週三 2月 16, 2005 8:04 am 編輯,總共編輯了 2 次。
Erwin Tseng
SR40
SR40
 
文章: 0
註冊時間: 週五 1月 24, 2003 2:51 pm
來自: 淡水小鎮

文章RussellWizard 發表於 週二 2月 15, 2005 10:30 pm

:clap: :clap: :clap: :gogogo: :gogogo: :gogogo:
RussellWizard
SR40
SR40
 
文章: 37
註冊時間: 週四 2月 21, 2002 1:57 am
來自: 中華民國,台北縣,永和

文章JesseChen 發表於 週三 2月 16, 2005 1:46 am

RussellWizard 寫::clap: :clap: :clap: :gogogo: :gogogo: :gogogo:
:new002: :new002: :new002:
Jesse Chen
頭像
JesseChen
SR325
SR325
 
文章: 1782
註冊時間: 週三 1月 03, 2001 8:59 am
來自: Cyber space

Re: CD-Pro2 升級方案

文章狩野 發表於 週三 2月 16, 2005 5:59 am

Erwin Tseng 寫:
狩野 寫:以下淺見 , 提供參考架構 , 每一種我都會 TEST 無誤且聲音有超水準表現時會公佈給此處網友 diy 自製 , 我想這樣才是負責任的 diy 態度 , 也才是真正追求的 "音響魂" 的表現.

要升級CD PRO2有幾種方法:

A.架構為:CD PRO2 I2S->FIFO->DIT4192或CS8406-> 多工器->RCA/BNC/平衡/光纖數位輸出

B.架構為:CD PRO2 SPDIF->FIFO-> 多工器->RCA/BNC/平衡/光纖數位輸出


我以前在音響 EZ 通問過 Dream_Reader 前輩有關 de-jitter 線路的問題, 其回覆如下:

接收IC前加FIFO-->無效

數位接收IC 及 DAC 間加入 ASRC 和 TXCO-->有幫助

數位接收IC 及 DAC 間加入 FIFO 和 TXCO -->最佳

也就是說 spdif 加 FIFO 對 de-jitter 沒多大幫助......

竊以為若是把 cd-pro2 作為純轉盤的情況下, 個人比較傾向:
                             
______ WS  ___  ___  ___       ___  DO
|    |---->|8|->|F|->|8|       |多|->IU
|SAA |SDATA|4|  |I|  |4| SPDIF | |->GT
|7XXX|---->|2|->|F|->|1|------>|工|->IP
|    |BCLK |1|  |O|  |6|       | |->TU
|    |---->| |->| |->| |       |器|->AT
------     ---  ---  ---       ---  L
  ︿         ︿    ︿    ︿
  |      _______ | MCK|
  -<(除頻)-|CLOCK|>-->---
         -------

         
不過我認為這樣升級的意義不大(個人意見),提升的效果也是不會顯著的.

我想的是徹底的升級,架構為:

(A) .CS8406工作在硬模式:

CD PRO2 I2S->FIFO->CS8421->CS8406->
CD PRO2 SPDIF->
多工器->RCA/BNC/平衡/光纖數位輸出

(B) .CS8406工作在軟體模式:

CD PRO2 I2S->FIFO->CS8421->CS8406->
CD PRO2 SPDIF->
多工器->RCA/BNC/平衡/光纖數位輸出

這二種結構的輸出都可以相容48/96/192kHz的解碼器.

(C). CS8406工作在硬模式或軟體模式:

CD PRO2 I2S
CD PRO2 SPDIF-> CS8416
多工器->FIFO->CS8421->CS8406-> 多工器->RCA/BNC/平衡/光纖數位輸出

這種結構的輸出只能用192kHz的解碼器.

(D).CD PRO2 I2S->FIFO->CS8421->FIFO->PCM1794->LPF+升壓變壓器輸出類比信號(RCA/平衡)
低噪音線性並聯穩壓電源
高精度超低抖動時鐘源(0.05ppm)

(E).CD PRO2 I2S->FIFO->CS8421->FIFO->PCM1794->LPF+真空管+變壓器輸出類比信號(RCA/平衡)
低噪音線性並聯穩壓電源
高精度超低抖動時鐘源(0.05ppm)

(F).CD PRO2 I2S->FIFO->CS8421->FIFO->PCM1794->LPF+電晶體橋式輸出類比信號(RCA/平衡)
低噪音線性並聯穩壓電源
高精度超低抖動時鐘源(0.05ppm)

(G)、(H)、(I) PCM1794可以二、四、八、十六片並聯起來使用

這幾種結構可以使CS8421、PCM1794工作在超頻狀態,採樣率可以提升到200kHz-250kHz。同時這個高精度超低抖動時鐘源可以為CD PRO2提供工作時鐘。我比較傾向於採用架構( D),只是將PCM1794二片或四片並聯起來使用。

以上是提供參考 , 不是在推銷東西 , 各位網友別誤會 !
Erwin Tseng 提出的這架構很好呀,但CS8416應該為CS8406,只不過後面的解碼器不能用44.1/48/96kHz的,僅僅能夠用192kHz, 以上僅供參考.
狩野
SR40
SR40
 
文章: 0
註冊時間: 週五 2月 11, 2005 7:15 am
來自: 高雄

Re: CD-Pro2 升級方案

文章Erwin Tseng 發表於 週三 2月 16, 2005 8:03 am

狩野 寫:
Erwin Tseng 提出的這架構很好呀,但CS8416應該為CS8406,只不過後面的解碼器不能用44.1/48/96kHz的,僅僅能夠用192kHz, 以上僅供參考.[/quote]

打字打太爽, 晶片型號打錯都不知道......... :x

PS. 那個數位輸出線路的 ASRC 可以不用加, 然後也可加入
外部時脈源輸入線路, 讓 DAC 與轉盤共用時脈源.....
Erwin Tseng
SR40
SR40
 
文章: 0
註冊時間: 週五 1月 24, 2003 2:51 pm
來自: 淡水小鎮

文章Erwin Tseng 發表於 週六 2月 19, 2005 11:54 pm

感謝狩野前輩幫小弟把之前提出的 CD-PRO2 數位輸出模組概念圖畫成
線路圖, 網址如下:

http://img.photobucket.com/albums/v688/ ... 182580.jpg


PS. 本線路歡迎眾家 DIYer 使用(用於商業用途者除外).....
Erwin Tseng
SR40
SR40
 
文章: 0
註冊時間: 週五 1月 24, 2003 2:51 pm
來自: 淡水小鎮

文章番薯寶寶 發表於 週日 2月 20, 2005 4:37 am

小弟認為~在接收晶片前加上FIFO是有幫助的!
SPDIF訊號本身如果含有Jitter~
配合高精度的石英~加入幾階的FIFO可以有效的讓Jitter降低~
因為接收晶片都使用PLL來讓訊號還原~
而PLL是以相位差來改變VCO的頻率~以達到內部時脈與訊號的平行
如果來源訊號的Jitter過大~則會讓VCO一直變換頻率~
或許只是小幅動的變化~但也是造成後續輸出的Jitter問題

人類的耳朵是有極限的~也並不是所有的Jitter或其他訊號失真都可以聽的出來
但以數位的觀點來看~把資料整理的更整齊~未嘗不是件好事~
或許聽不出來~但就因為這樣而說"這樣沒用"~或許太直觀了點

小弟並不贊成讓晶片超頻工作~200K或250K等
規格會定44.1K/48K/88.2K/96K/192K這些頻率一定有他的理由~
如果工作在200K或250K~則無法得知對聲音的影響為何~
而且晶片要超頻工作也要看運氣~並不是每一顆都可以在此頻率工作

在製程上~由於生產過程手續繁複~每顆晶片的特性都不可能一模一樣
就像BJT~相同批號甚至同一塊晶圓上出來的hfe可以相差甚遠~
所以手續繁複的晶片就更不用奢望他們會有雙胞胎或多胞胎~
而且並聯的情況~會使得晶片的輸出阻抗等等的特性相對改變~
萬一甲晶片的輸出比乙晶片多那麼0.0001V~那情況為何?
晶片並聯讓小弟想起了"圖騰柱效應"~兩個輸出級並聯~
結果不是你死~就是我亡~但是死了都沒有兆頭~安靜無聲
所以或許晶片並聯~會唱歌~但是時間一久~晶片有陣亡的也不知道
反正有備用的繼續唱歌~就算剩一個也會唱歌~

以數位的觀點來看~輸入是可以並聯的~但輸出就不一定了
以TTL而言~只有開集極的型號可以並聯~
目前的CMOS或BiCMOS製程~其輸出電路結構種類繁多
CMOS製程的數位輸出通常都會加上Buffer~為了就是要推的動後續的大電容負載[晶片打線...PAD接點...邏輯閘輸入]
典型的Buffer就是兩個反向器組合而成~使用兩個PMOS兩個NMOS
假如這是晶片的數位輸出~而類比輸出通常都是OP[簡單或複雜]
這種情況就不是每種晶片都給他來並聯~
試想看看~大家敢不敢把兩個前級或後級給它直接並聯輸出?這是一樣的道理~

除了原廠公佈此晶片可以並聯使用~不然小弟是不會冒險去玩並聯
或許小弟本身走晶片設計~對於這方面稍有涉略~雖然主要擅長是HDL設計~但晶片設計也是有涉略
把數位電路細看~拆開看一樣還是類比電路~
玩晶片並聯~小弟認為"要三思"
我已陷入音響的泥沼裡動彈不得...救命阿~~~
頭像
番薯寶寶
SR40
SR40
 
文章: 0
註冊時間: 週二 8月 05, 2003 9:07 am
來自: 台南電腦前

文章Jeff 發表於 週日 2月 20, 2005 5:20 am

本篇已置頂 :)
Do It Yourself~
頭像
Jeff
AA 的老闆
AA 的老闆
 
文章: 2705
註冊時間: 週六 3月 24, 2001 6:09 pm
來自: 無聲的所在

文章狩野 發表於 週日 2月 20, 2005 3:10 pm

番薯寶寶 寫:小弟並不贊成讓晶片超頻工作~200K或250K等
規格會定44.1K/48K/88.2K/96K/192K這些頻率一定有他的理由~
如果工作在200K或250K~則無法得知對聲音的影響為何~
而且晶片要超頻工作也要看運氣~並不是每一顆都可以在此頻率工作

在製程上~由於生產過程手續繁複~每顆晶片的特性都不可能一模一樣
就像BJT~相同批號甚至同一塊晶圓上出來的hfe可以相差甚遠~
所以手續繁複的晶片就更不用奢望他們會有雙胞胎或多胞胎~
而且並聯的情況~會使得晶片的輸出阻抗等等的特性相對改變~
萬一甲晶片的輸出比乙晶片多那麼0.0001V~那情況為何?
晶片並聯讓小弟想起了"圖騰柱效應"~兩個輸出級並聯~
結果不是你死~就是我亡~但是死了都沒有兆頭~安靜無聲
所以或許晶片並聯~會唱歌~但是時間一久~晶片有陣亡的也不知道
反正有備用的繼續唱歌~就算剩一個也會唱歌~

以數位的觀點來看~輸入是可以並聯的~但輸出就不一定了
以TTL而言~只有開集極的型號可以並聯~
目前的CMOS或BiCMOS製程~其輸出電路結構種類繁多
CMOS製程的數位輸出通常都會加上Buffer~為了就是要推的動後續的大電容負載[晶片打線...PAD接點...邏輯閘輸入]
典型的Buffer就是兩個反向器組合而成~使用兩個PMOS兩個NMOS
假如這是晶片的數位輸出~而類比輸出通常都是OP[簡單或複雜]
這種情況就不是每種晶片都給他來並聯~
試想看看~大家敢不敢把兩個前級或後級給它直接並聯輸出?這是一樣的道理~

除了原廠公佈此晶片可以並聯使用~不然小弟是不會冒險去玩並聯
或許小弟本身走晶片設計~對於這方面稍有涉略~雖然主要擅長是HDL設計~但晶片設計也是有涉略
把數位電路細看~拆開看一樣還是類比電路~
玩晶片並聯~小弟認為"要三思"
這位高手說的有一定道理,這主要看是怎樣並聯了,簡簡單單的並聯起來是有一定的風險,但是只要把介面電路匹配好是沒有什麼問題的。超頻工作後中高頻會好一些,超頻工作是要有條件的,在應用上會有一些技巧。這有一點類似於電腦的CPU超頻。
狩野
SR40
SR40
 
文章: 0
註冊時間: 週五 2月 11, 2005 7:15 am
來自: 高雄

文章番薯寶寶 發表於 週日 2月 20, 2005 6:32 pm

把供應給ASRC的時脈提高就等於是超頻了~
如果都以256Fs為準~
44.1K => 11.2896Mhz
48K => 12.288Mhz
88.2K => 22.5792Mhz
96K => 24.576Mhz
192K => 49.152Mhz

所以如果想要讓ASRC工作在200K下~時脈就必須給51.2Mhz~以此類推~

一般的接收晶片~如果是用硬式的方式操控~預設值都是256Fs輸出~也就是MCK的頻率~
所以如果把框頁數提高~則等於在相同時間內讓DAC內部的濾波器能夠接收到更多的訊息~自然對聲音會有正面的幫助
但頻率會變高~除了相對應的石英頻率難找外~實用性也是一大問題
我已陷入音響的泥沼裡動彈不得...救命阿~~~
頭像
番薯寶寶
SR40
SR40
 
文章: 0
註冊時間: 週二 8月 05, 2003 9:07 am
來自: 台南電腦前

文章foo 發表於 週日 2月 20, 2005 7:27 pm

不過頻率提高,距離音頻越遠,對聲音干擾的可能性也少多了
我比較支持高頻率TCXO 8)
頭像
foo
SR40
SR40
 
文章: 2
註冊時間: 週日 12月 29, 2002 8:20 pm
來自: 台北

文章狩野 發表於 週一 2月 21, 2005 6:03 am

番薯寶寶 寫:把供應給ASRC的時脈提高就等於是超頻了~
如果都以256Fs為準~
44.1K => 11.2896Mhz
48K => 12.288Mhz
88.2K => 22.5792Mhz
96K => 24.576Mhz
192K => 49.152Mhz

所以如果想要讓ASRC工作在200K下~時脈就必須給51.2Mhz~以此類推~

一般的接收晶片~如果是用硬式的方式操控~預設值都是256Fs輸出~也就是MCK的頻率~
所以如果把框頁數提高~則等於在相同時間內讓DAC內部的濾波器能夠接收到更多的訊息~自然對聲音會有正面的幫助
但頻率會變高~除了相對應的石英頻率難找外~實用性也是一大問題
數位電路與類比電路不同,超頻影響不大.我在這
狩野
SR40
SR40
 
文章: 0
註冊時間: 週五 2月 11, 2005 7:15 am
來自: 高雄

文章狩野 發表於 週一 2月 21, 2005 9:53 am

[/quote]給 番薯寶寶 , 您好!我在別的文章中得知您是在學的學生 , 老實說我對您很佩服 , 您跟一般學生不太一樣 , 願您能繼續研究探討數位的世界 , 您將來一定是難得的高手 , 也是未來電子新貴 ,在此狩野向您致敬 .
狩野
SR40
SR40
 
文章: 0
註冊時間: 週五 2月 11, 2005 7:15 am
來自: 高雄

文章番薯寶寶 發表於 週一 2月 21, 2005 11:44 am

這...這...您太客氣了~別這麼說~
小弟今年也大四了~準備畢業中~
玩音響只是小弟喜歡聽音樂~既然從一開始就接觸數位~就以數位來走
希望以數位的角度來看待類比的世界~

本來小弟也打算使用DSP在MyDAC 2.0設計內~不過TI沒有免費的Sample
像您使用的TMS320C6713~小弟也很想使用~但也不知道去哪裡找
所以小弟使用Xilinx的CPLD來做一些簡單的功能~配合單晶片來控制
至於控制部份小弟會和一位學長聯手操刀~希望能夠設計出廠機的操控手感~

目前小弟用的是XC9572XL-TQ100-10
FPGA部分小弟建議您可以使用Spartan 3-200-PQ208-5
小弟自己本身有買Spartan 2-200~因為要設計處理器才買的 :o
如果有辦法拿到Vertex 1 or 2那更好~或許有點殺雞用牛刀
小弟學校的實驗室都使用Xilinx的晶片~所以Xilinx的電路或tools算熟吧
大二時小弟也在外面公司擔任SOHO的電子工程師~坦白說我那時是廉價勞工... :mad: 做了一年就不做了~太累了~蠟燭n頭燒
不過Xilinx的產品也是那時候摸熟的~也替公司設計了幾個FPGA的產品~

總之~能夠踏上DIY這條路~也認識了相當多的朋友~至少都有一個共同理念~"就是要聽好聽的音樂"
您是我的長輩~這樣的誇獎小弟承擔不起 :o
但小弟感謝您對我的肯定 :D
小弟會盡量提供自己的意見的!!
我已陷入音響的泥沼裡動彈不得...救命阿~~~
頭像
番薯寶寶
SR40
SR40
 
文章: 0
註冊時間: 週二 8月 05, 2003 9:07 am
來自: 台南電腦前

文章bill0502 發表於 週一 2月 21, 2005 1:19 pm

狩野大大,番薯寶寶大大:
小弟有個小建議, 如果用xilinx的Spartan-3系列的話, 可以用FPGA中的DCM, 用DCM來倍頻的話, 版子上面的震盪器只要一顆11.2896Mhz的就OK摟^^.
vertexII的demo board小弟到是能借到一張, 有興趣的話大家來研究一下吧, DIY用到FPGA..., 這個我很有興趣... :ya:
bill0502
SR40
SR40
 
文章: 0
註冊時間: 週五 2月 18, 2005 3:13 pm

文章番薯寶寶 發表於 週一 2月 21, 2005 3:23 pm

Spartan 3的DCM沒辦法吃頻率這麼低的時脈~
他的DCM模式很多種~不過據我所知最低好像是吃到24Mhz~
輸出最高是320Mhz~ :D

我們學校有Vertex 2 Pro的板子~很貴~不過要玩也是可以啦
不過小弟的心臟沒那麼強就是了~ :x

小弟本來有意要用FPGA~不過礙於Xilinx的FPGA幾乎都是SRAM架構
所以要讓它可以Stand Alone必須要外掛Flash Memory~
或是用Xilinx自己出品的PROM~例17Vxx或18Vxx系列~現在也有新的PROM出現了~容量更大~
而Xilinx的CPLD都是Flash架構~所以有燒錄後資料不流失的優點
小弟才考慮用CPLD來設計~雖然容量一定比不上FPGA~但也夠用了 :)
我已陷入音響的泥沼裡動彈不得...救命阿~~~
頭像
番薯寶寶
SR40
SR40
 
文章: 0
註冊時間: 週二 8月 05, 2003 9:07 am
來自: 台南電腦前

文章magi 發表於 週一 2月 21, 2005 3:34 pm

搞錯了....:aa:
耍白痴中.. :ale:
最後由 magi 於 週二 2月 22, 2005 10:01 am 編輯,總共編輯了 2 次。
magi
SR40
SR40
 
文章: 8
註冊時間: 週五 3月 28, 2003 3:07 pm

文章bill0502 發表於 週一 2月 21, 2005 3:47 pm

糗...我都忘記了...DCM的最低輸入頻率是24MHz...
果然是要常用呀... :ale:
bill0502
SR40
SR40
 
文章: 0
註冊時間: 週五 2月 18, 2005 3:13 pm

文章番薯寶寶 發表於 週一 2月 21, 2005 10:50 pm

呵呵~不過小弟現在又開始苦惱了~
開始猶豫要不要回過頭來用FPGA了...
因為想設計一些通用架構在裡面~這樣以後什麼東西都可以用到了
不然CPLD實在給他有點小... :x

狩野兄~如果需要HDL設計方面的支援~請麻煩通知小弟
小弟很願意幫您設計HDL Code~小弟使用Verilog :D
我已陷入音響的泥沼裡動彈不得...救命阿~~~
頭像
番薯寶寶
SR40
SR40
 
文章: 0
註冊時間: 週二 8月 05, 2003 9:07 am
來自: 台南電腦前

文章bill0502 發表於 週二 2月 22, 2005 12:30 am

番薯寶寶大大:
請問您想塞哪些東西進FPGA裡呢?
DSP....嗎? :twisted:
是否能透露一些您的architecture?
流口水中... :D
bill0502
SR40
SR40
 
文章: 0
註冊時間: 週五 2月 18, 2005 3:13 pm

文章番薯寶寶 發表於 週二 2月 22, 2005 1:22 pm

CPLD與FPGA拔河中~ :x
因為目前考慮都用SPI的方式來控制晶片~
所以想寫SPI的Core~諸如此類~ :x
不過比較心儀CPLD拉...使用起來方便很多~
但SPI的Core是設計不出來的...因為容量有限 :mad:
我已陷入音響的泥沼裡動彈不得...救命阿~~~
頭像
番薯寶寶
SR40
SR40
 
文章: 0
註冊時間: 週二 8月 05, 2003 9:07 am
來自: 台南電腦前

文章ijaywu 發表於 週一 2月 28, 2005 9:09 am

番薯寶寶 寫:在製程上~由於生產過程手續繁複~每顆晶片的特性都不可能一模一樣
就像BJT~相同批號甚至同一塊晶圓上出來的hfe可以相差甚遠~
所以手續繁複的晶片就更不用奢望他們會有雙胞胎或多胞胎~
而且並聯的情況~會使得晶片的輸出阻抗等等的特性相對改變~
萬一甲晶片的輸出比乙晶片多那麼0.0001V~那情況為何?
晶片並聯讓小弟想起了"圖騰柱效應"~兩個輸出級並聯~
結果不是你死~就是我亡~但是死了都沒有兆頭~安靜無聲
所以或許晶片並聯~會唱歌~但是時間一久~晶片有陣亡的也不知道
反正有備用的繼續唱歌~就算剩一個也會唱歌~

以數位的觀點來看~輸入是可以並聯的~但輸出就不一定了
以TTL而言~只有開集極的型號可以並聯~
目前的CMOS或BiCMOS製程~其輸出電路結構種類繁多
CMOS製程的數位輸出通常都會加上Buffer~為了就是要推的動後續的大電容負載[晶片打線...PAD接點...邏輯閘輸入]
典型的Buffer就是兩個反向器組合而成~使用兩個PMOS兩個NMOS
假如這是晶片的數位輸出~而類比輸出通常都是OP[簡單或複雜]
這種情況就不是每種晶片都給他來並聯~
試想看看~大家敢不敢把兩個前級或後級給它直接並聯輸出?這是一樣的道理~

前、後級不能並聯是因為輸出阻抗小,輸出的電壓如果有差距,造成的誤差電流可能不小。特別是後級。
pcm1794是differential current output(高檔的DAC 都是這樣啦),所謂的current output輸出阻抗應該頗高。理論上,不會有這個燒機的問題。但好不好?說老實話,我不知道。
頭像
ijaywu
SR125
SR125
 
文章: 496
註冊時間: 週一 6月 03, 2002 1:15 am
來自: Taiwan,新竹市,

文章hon 發表於 週三 3月 09, 2005 11:33 am

ijaywu 寫:
番薯寶寶 寫:在製程上~由於生產過程手續繁複~每顆晶片的特性都不可能一模一樣
就像BJT~相同批號甚至同一塊晶圓上出來的hfe可以相差甚遠~
所以手續繁複的晶片就更不用奢望他們會有雙胞胎或多胞胎~
而且並聯的情況~會使得晶片的輸出阻抗等等的特性相對改變~
萬一甲晶片的輸出比乙晶片多那麼0.0001V~那情況為何?
晶片並聯讓小弟想起了"圖騰柱效應"~兩個輸出級並聯~
結果不是你死~就是我亡~但是死了都沒有兆頭~安靜無聲
所以或許晶片並聯~會唱歌~但是時間一久~晶片有陣亡的也不知道
反正有備用的繼續唱歌~就算剩一個也會唱歌~

以數位的觀點來看~輸入是可以並聯的~但輸出就不一定了
以TTL而言~只有開集極的型號可以並聯~
目前的CMOS或BiCMOS製程~其輸出電路結構種類繁多
CMOS製程的數位輸出通常都會加上Buffer~為了就是要推的動後續的大電容負載[晶片打線...PAD接點...邏輯閘輸入]
典型的Buffer就是兩個反向器組合而成~使用兩個PMOS兩個NMOS
假如這是晶片的數位輸出~而類比輸出通常都是OP[簡單或複雜]
這種情況就不是每種晶片都給他來並聯~
試想看看~大家敢不敢把兩個前級或後級給它直接並聯輸出?這是一樣的道理~

前、後級不能並聯是因為輸出阻抗小,輸出的電壓如果有差距,造成的誤差電流可能不小。特別是後級。
pcm1794是differential current output(高檔的DAC 都是這樣啦),所謂的current output輸出阻抗應該頗高。理論上,不會有這個燒機的問題。但好不好?說老實話,我不知道。

http://www.accuphase.com/pdf/dp-85_e.pdf
以ACCUPHASE唱盤來說,D/A晶片的部份,一向是多顆併聯的,DP-85 SACD是6顆併聯,DP-67 CD-PLAYER是4顆併聯,只是輸出併聯的部份似乎有緩衝 :)
hon
SR40
SR40
 
文章: 0
註冊時間: 週三 3月 09, 2005 8:38 am
來自: 台北縣

大侠们和Erwin Tseng大哥

文章gtxiaowei 發表於 週六 7月 23, 2005 11:41 am

:( 能否再一次发<<<<<<<感謝狩野前輩幫小弟把之前提出的 CD-PRO2 數位輸出模組概念圖畫成
線路圖, 網址如下:
http://img.photobucket.com/albums/v688/ ... 182580.jpg
PS. 本線路歡迎眾家 DIYer 使用(用於商業用途者除外).....>>>>

那张图打不开,小弟感激不尽
gtxiaowei
SR40
SR40
 
文章: 0
註冊時間: 週六 7月 23, 2005 11:17 am

下一頁

回到 音響 DIY 電路技術討論

誰在線上

正在瀏覽這個版面的使用者:Bing [Bot] 和 34 位訪客

cron